HyperTransport im Detail
Entwicklungsziele
Der HyperTransport-Bus dient derzeit ausschließlich zum Verbinden von zwei Chips auf einem Board. Somit ist er nicht direkt mit externen I/O-Bussen wie PCI (-X, -Express) zu vergleichen. Die Daten sollen vielmehr vom Prozessor über den HyperTransport-Bus zu entsprechenden Interface-Bausteinen laufen. Infiniband-, 10GB-Ethernet, PCI-X- oder simple I/O-Bridges wandeln die HyperTransport-Signale dann passend für die jeweilige Schnittstelle um.
Folgende Designziele waren bei der Entwicklung von HyperTransport maßgeblich:
Hohe Bandbreite bei niedriger Latenzzeit.
Einheitlicher Bus und gemeinsames Protokoll für alle Verbindungen auf dem Mainboard.
Flexible Geschwindigkeiten und variable Busbreite.
Unterschiedliche Geschwindigkeit je nach Richtung.
Möglichst wenige Leitungen und preiswertes Chip-Interface.
Geringer Energieverbrauch und Stromsparmechanismen.
Unterstützung von Multiprozessor-Systemen und "System Network Architecture"-Bussen
Das im Juli 2001 gegründete HyperTransport Consortium steuert die Entwicklung des neuen I/O-Busses. Die universellen Ansprüche spiegeln sich auch in deren aus den verschiedensten Bereichen stammenden Mitgliedern wider. Zu den prominentesten Vertretern zählen neben AMD, Sun, Apple, sgi, Transmeta und NVIDIA auch Firmen aus dem Netzwerksegment wie Cisco, Broadcom und Api Networks.