HyperTransport im Detail

Die Speicher- und I/O-Anbindung wird für schnelle CPUs zum Flaschenhals. HyperTransport soll mit bis zu 12,8 GByte/s für genügend Luft nach oben sorgen und kommt bei AMDs Hammer als CPU- und Systembus zum Einsatz.

Die Taktrate der PC-Prozessoren hat sich seit 1978 von 4,77 MHz auf über 2,5 GHz erhöht. Gleichzeitig stieg die Breite des Datenbusses von 16 auf 64 Bit an. Beide Parameter ermöglichen einer aktuellen CPU, rund 2000 Mal mehr Daten pro Sekunde zu bewegen als vor 25 Jahren - schnelle Transfers über die 128 Bit breiten Multimedia-Register nicht einmal mit berücksichtigt. Verglichen damit hinkt die Steigerung vom ISA-Bus mit 8 Bit und 4,77 MHz zu PCI-X mit 133 MHz und 64 Bit deutlich hinterher. Sie entspricht nur einer Beschleunigung um den Faktor 200.

Der I/O-Bus als Flaschenhals macht sich nicht nur beim Zugriff auf Erweiterungskarten bemerkbar. Die Standardbusse werden zum Teil auch für den Datenaustausch zwischen Komponenten auf dem Mainboard genutzt. Deshalb haben Chipsatzhersteller begonnen, eigene Hochgeschwindigkeitsbusse etwa zwischen der North- und Southbridge sowie zwischen den CPUs eines Servers zu entwickeln. So bietet etwa die 16 Bit breite MuTIOL-Verbindung von SiS eine Datentransferrate von bis zu 1 GByte/s. Die proprietären Busse implizieren jedoch einen enormen Entwicklungsaufwand und verhindern die Anbindung von Chips anderer Hersteller.

HyperTransport soll als serieller Universalbus die Performance- und Kompatibilitätsprobleme lösen. Preiswert, skalierbar und schnell soll er nicht nur Peripheriekomponenten auf dem Mainboard miteinander verbinden. AMDs 64-Bit-Opteron-CPUs kommunizieren mit der Außenwelt nur noch über drei unabhängige HyperTransport-Links und greifen darüber in SMP-Systemen sogar auf Teile des Hauptspeichers zu. Künftig sollen HyperTransport-Steckplätze auch zur extrem schnellen Anbindung von Erweiterungskarten dienen.