Neue CPU-Generation für mehr Performance, Effizienz und Sicherheit

Exklusiv: Intel Xeon E7-4890 v2 im ersten Test

Xeon E7 v2 mit Ivy-Bridge-Architektur

Intel setzt beim Xeon E7 v2 die sogenannte Ivy-Bridge-Architektur ein. Damit wechselt der Hersteller bei den E7-Modellen von 32 nm Strukturbreite (Westmere-Architktur) auf 22-nm-Transisotoren. Die neue Xeon-E7-v2-Serie gibt es in Konfiguration von sechs bis 15 Kernen - bei den Vorgängern ist bei zehn Cores Schluss. Zusätzliche beherrschen die Prozessoren die Hyper-Threading-Technologie, so dass ein Xeon mit 15 Kernen insgesamt 30 Threads gleichzeitig bearbeiten kann. Alle Cores packt Intel wieder auf ein einziges Siliziumplättchen.

Je nach Kernanzahl gibt es einen gemeinsam von allen Cores nutzbaren L3-Cache mit einer Größe von 12 (6-Core) bis 37,5 MByte (15-Core). Damit stockt Intel die dritte Pufferstufe von maximal 30 MByte beim Xeon E7-4870 nochmals deutlich auf. Die große dritte Pufferstufe ist insbesondere bei speicherintensiven Workloads von Vorteil. Die Größen der ersten beiden Cache-Stufen sind bei der Ivy-Bridge-Architektur des Xeon E7 v2 unverändert gegenüber den Westmere-Vorgängern. Jedem Kern steht somit 64 KByte L1-Cache, aufgesplittet in je 32 KByte für Daten und Befehle, sowie ein 256 KByte fassender L2-Cache zur Verfügung.

Innereien: Der Xeon E7-4890 v2 besitzt 15 Kerne und 37,5 MByte L3-Cache.
Innereien: Der Xeon E7-4890 v2 besitzt 15 Kerne und 37,5 MByte L3-Cache.
Foto: Intel

Bei den Core-Erweiterungen von Ivy Bridge ist vor allem der AVX-Befehlssatz zu erwähnen - auf diesen müssen die Vorgänger der E7-Serie noch verzichten. Außerdem verfügen die Xeon E7 v2 über zwei zusätzliche Security-Features: So gibt es den Digital Random Number Generator und die Supervisory Mode Execcution Protection. SMEP soll helfen, Escalation of Privilege (EoP) Sicherheitsattacken zu verhindern. Zu weiteren ISA-Erweiterungen zählen Verbesserungen wie REP MOVSB/STOSB sowie ein schnellerer Zugriff auf die FS- und GS-Base-Register. Außerdem beherrscht Ivy Bridge einen Befehl für Float16 Format Conversion. Unverändert gibt es weiter Support für SSE 4.2 sowie AES.