Exklusiv: Intel Xeon E5-2600 v2 im ersten Test

Xeon E5-2600 v2 mit Ivy-Bridge-Architektur

Intel setzt beim Xeon E5-2600 v2 die sogenannte Ivy-Bridge-Architektur ein. Damit wechselt der Hersteller bei den E5-Modellen von 32 nm Strukturbreite (Sandy-Bridge-Architktur) auf 22-nm-Transisotoren. Die neue Xeon-E5-2600-v2-Serie gibt es in Konfiguration von vier bis zwölf Kernen - bei den Vorgängern ist bei acht Cores Schluss. Zusätzliche beherrschen die Prozessoren die Hyper-Threading-Technologie, so dass ein Xeon mit zwölf Kernen insgesamt 24 Threads gleichzeitig bearbeiten kann. Alle Cores packt Intel wieder auf ein einziges Siliziumplättchen.

Je nach Kernanzahl gibt es einen gemeinsam von allen Cores nutzbaren L3-Cache mit einer Größe von 10 (4-Core) bis 30 MByte (12-Core). Damit stockt Intel die dritte Pufferstufe von maximal 20 MByte beim Xeon E5-2600 nochmals deutlich auf. So stößt der Anbieter in die Dimension eines Intel Xeon E7-4870 vor. Eine große dritte Pufferstufe ist insbesondere bei speicherintensiven Workloads von Vorteil. Die Größen der ersten beiden Cache-Stufen sind bei der Ivy-Bridge-Architektur des Xeon E5-2600 v2 unverändert gegenüber den Sandy-Bridge-Vorgängern. Jedem Kern steht somit 64 KByte L1-Cache, aufgesplittet in je 32 KByte für Daten und Befehle, sowie ein 256 KByte fassender L2-Cache zur Verfügung.

Bei den Core-Erweiterungen von Ivy Bridge sind zwei neue Security-Features im Vergleich zu den E5-2600-Modellen mit Sandy Bridge enthalten. So gibt es den Digital Random Number Generator und die Supervisory Mode Execcution Protection. SMEP soll helfen, Escalation of Privilege (EoP) Sicherheitsattacken zu verhindern. Zu weiteren ISA-Erweiterungen zählen Verbesserungen wie REP MOVSB/STOSB sowie ein schnellerer Zugriff auf die FS- und GS-Base-Register. Außerdem beherrscht Ivy Bridge einen Befehl für Float16 Format Conversion. Unverändert gibt es Support für SSE 4.2 sowie AES und AVX.