Erste Benchmarks von Hammer-Prototypen

Pipeline mit 32 Stufen

Beim Hammer setzt AMD auf eine mit 32 Stufen sehr tief ausgeführte Pipeline, in der Cache- und Speicherzugriffe enthalten sind. Die Basis-Pipeline für die Befehlsdurchführung ist dabei zwölf Stufen tief. Insgesamt lässt sich die Hammer-Pipeline in vier Abschnitte mit den angegebenen Funktionen unterteilen:

• Stufe 1 bis 7: Fetch-Vorgang und Befehlsdekodierung

• Stufe 8 bis 12: Befehlsausführung

• Stufe 13 bis 19: L2-Pipeline

• Stufe 20 bis 32: DRAM-Zugriffe

Die ersten zwölf Pipeline-Stufen führt der Hammer innerhalb einer Nanosekunde aus. Diese Zeitangabe basiert auf einer CPU-Taktfrequenz von 2 GHz.

Für den L1-Cache gibt AMD eine Größe von je 64 KByte für Befehle und Daten an. Der 16fach assoziative L2-Cache kann bis zu 1 MByte groß sein.

Großzügig sind die TLBs ausgefallen: Der L1-Daten- und Befehls-TLB fasst je 40 Einträge und ist voll assoziativ ausgelegt. Die 4fach-assoziativen L2-TLBs können je 512 Einträge aufnehmen.