AMDs K10-CPUs: Quad-Core, L3-Cache und SSE4a

K10 beschleunigt mit SSE4a

Eine deutliche Verbesserung erhält die neue AMD-Generation bei der SSE-Befehlsverarbeitung. Der K10-Core kann laut AMD zwei 128-Bit-SSE-Befehle pro Taktzyklus einlesen. AMD spricht hier vom „Dual 128-Bit SSE Dataflow“. Damit erlaubt der K10-Core bis zu vier Floating-Point-Operationen in doppelter Präzision pro Taktzyklus.

Bei der aktuellen AMD64-Architektur ist der SSE-Pfad nur 64 Bit breit. Neue SSE4a-Befehle (EXTRQ, INSERTQ, MOVNTSD und MOVNTSS) sowie Erweiterungen für die Bit-Manipulation (LZCNT und POPCNT) implementiert AMD ebenfalls. Damit will der Prozessorhersteller die bisher geringere SSE-Performance gegenüber den Intel-CPUs wettmachen.

Die von AMD auch als SSE128 bezeichnete Fließkommabeschleunigung soll beispielsweise Matrix-Multiplikationen um 85 Prozent beschleunigen. Für andere rechenintensive Fließkommaberechnungen gibt AMD einen Performance-Vorteil von 10 bis 50 Prozent an.