Alternative Rechnerarchitekturen (Teil 4)

Ausführungsphasen dieses Modells

Die ausführenden Blöcke (UCB) benötigen im Prinzip eine Konfiguration, die den Datenweg innerhalb des Blocks für eine Zeitspanne festlegt. Mehr noch als das, eigentlich ist ein Konfigurationsfluss notwendig, da man nicht davon ausgehen kann, dass im allgemeinen Fall eine einzige Konfiguration etwa eine komplette Schleife beinhaltet.

Dieser Konfigurationsfluss lässt sich aus dem Instruktionsfluss gewinnen, dies ist aus der >S<puter-Architektur bekannt. Damit ergeben sich drei (grobe) Ausführungsphasen, die nicht mit dem Phasen-Pipelining einer RISC-Architektur verwechselt werden dürfen (Bild 1, a)).

Im Fall einer Übersetzung zur Compile-Zeit – dies wird als Post-Assembler-Lauf bezeichnet, unterliegt jedoch den gleichen Regeln wie die Übersetzung zur Laufzeit – verringert sich die Anzahl der Grobphasen auf zwei (Bild 1, b)). Unabhängig davon, wann diese Übersetzung stattfindet, gilt jedoch, dass das Programmiermodell mit dem des zu Grunde liegenden Mikroprozessors übereinstimmt. Die bekannten Compiler einschließlich aller Optimierungen können weiterhin benutzt werden. Die nicht starr ausgeführte Kopplung zwischen Fetch/Übersetzung (wie sie definitiv bei Mikroprozessoren der Fall ist) ermöglicht den wichtigen Schritt, die Konfiguration so lange auszuführen, wie sie benötigt wird: Dies ist wie in Teil 1 beschrieben das Kriterium für Reconfigurable Computing.