IDF: Intel demonstriert 80-Core-Prozessor mit 6,26 GHz und 2 TFlops

Jeder Floating-Point-Core von Polaris arbeitet mit einem reduzierten und einfachen Befehlssatz, der nicht x86-kompatibel ist. Eine On-Die-Fabric verbindet die 80 Cores. Jeder Kern ist mit einer Art Router ausgestattet, um über das interne Netzwerk untereinander und mit dem Speicher zu kommunizieren.

Um eine besonders hohe Speicherbandbreite zu ermöglichen, verwendet Intel die Stacked-Die-Technologie. Auf dem 80-Core-Prozessor setzt Intel direkt ein SRAM-Die. Die Verbindung per „Bumps“ erfolgt über tausende Interconnects – Intel bezeichnet das Verfahren als „Through Silicon Technology“. Damit erreicht Intel eigenen Angaben zufolge eine Bandbreite von über 1 TByte/s zwischen dem Speicher und den Cores.

Die für den Teraflop-Prozessor notwendige I/O-Bandbreite von einem TBit/s wird mit Silicon Photonics realisiert werden. Mit der Silicon-Photonics-Technologie lässt sich laut Intel die 50-fache I/O-Bandbreite im Vergleich zu elektrischen Lösungen erreichen.

Mit dem Teraflop-Prototypen will Intel auch Interconnect-Strategien testen, wie am Besten Terabytes von Daten zwischen den CPU-Kernen sowie vom und zum Speicher transferiert werden. Polaris wird laut Intel in seiner demonstrierten Form nicht auf den Markt kommen. Allerdings will Intel davon Produkte ableiten, wie das aktuelle sich in der Entwicklung befindende Larrabee-Projekt. (cvi)