Schnellere Prozessoren mit SOI-Technologie

Die Pläne bei AMD

AMD hat in der Technologiepartnerschaft mit Motorola einen SOI-Prozess für die 0,13-µm-Generation entwickelt, der teilweise verarmte Bauelemente einsetzt. Darüber hinaus hat AMD auch SOI-spezifische Designbibliotheken von IBM lizenziert . Auf der SOI-Conference im Oktober 2001 wurden in Durango/Colorado detaillierte Messergebnisse vorgestellt. Dabei erreichen Ring-Oszillatoren in der SOI-Technologie eine um 28,6 Prozent geringere Durchlaufzeit gegenüber Ring-Oszillatoren in vergleichbaren Bulk-Technologien. Etwa ein Viertel der Geschwindigkeitssteigerung geht auf die verringerten Kapazitäten zurück, etwa ein Fünftel auf die Nutzung des so genannten Kink-Effekts, und etwa 40 Prozent auf zusätzliche Effekte der dynamischen Veränderung der Schwellenspannung.

AMD's Technologieplanung für das Jahr 2002 setzt sich nunmehr aus zwei Bestandteilen zusammen. Zunächst sollen die bestehenden Prozessor-Cores Palomino und Morgan, die gegenwärtig in einer 0,18-µm-Bulk-Technologie gefertigt werden, auf Strukturgrößen von 0,13 µm geshrinkt werden. Hierdurch erhofft man sich im Wesentlichen weitere Kostenvorteile im Wettbewerb mit Intel. Schon in der 0,18-µm-Technologie benötigte der Athlon-Core nur etwa 60 Prozent der Fläche von Intels P4.

Für den Einstieg in die 64-Bit-Hammerwelt ab der zweiten Jahreshälfte 2002 ist dann der Einsatz der SOI-Technologien geplant, wobei Strukturgrößen von 0,13 µm verwendet werden sollen. Die Massenproduktion soll in AMD's Fab 30 in Dresden erfolgen, die bereits jetzt aktiv an der Prozessentwicklung beteiligt ist.