PCI Express: Der Highspeed-Datenbus im Detail

Update: PCI-Express-Architektur

Die flexible PCI-Express-Architektur - auch unter den Codenamen 3GIO und Arapahoe bekannt - verspricht heutige Bussysteme wie PCI/PCI-X und AGP abzulösen. PCI Express eignet sich als schneller universeller Interconnect zu internen Komponenten wie USB-Controllern, Steckkarten mit hohem Datendurchsatz wie SCSI-RAID-Controllern oder 10-Gbit-Ethernet-Adaptern sowie als Docking-Verbindung zu externen Geräten wie Notebooks.

Darüber hinaus ist der neue I/O-Standard in der Lage, die herkömmlichen proprietären Chip-to-Chip-Verbindungen wie V-Link von VIA, MuTIOL von SiS oder Hub Link von Intel, zu ersetzen. Hier kann er die Geschwindigkeit gegenüber dem schnellsten Verfahren MuTIOL mit 0,99 GByte/s um mehr als das Neunfache steigern.

Allerdings eignet sich die paketorientierte Datenübertragung von PCI Express anhand eines Layer-Modells nicht als Prozessor- oder Speicher-Interconnect wie etwa HyperTransport. Der Overhead, zum Beispiel durch die 8B/10B-Kodierung und die damit verbundenen hohen Latenzzeiten sowie ein kompliziertes Routing von 32 Lanes, bringen keine Vorteile. Eine stringente Bustopologie ist somit ohne zusätzliche I/O-Bridge-Bausteine nicht möglich.