MPF: IBM Power4 der Itanium-Killer

IBM gibt auf dem Microprocessor Forum 2000 weitere Details zum Power4 bekannt. Mit Taktfrequenzen ab 1 GHz und Multiprozessor-Design will IBM den Intel Itanium in die Schranken weisen. Verfügbar soll der Power4 in der ersten Hälfte 2001 sein.

Der Power4 von IBM setzt auf neue Techniken: Gefertigt mit sieben Metall-Layern in Kupfertechnik und Silicon-on-Insulator-Technologie (SOI ) im 0,18-µm-Prozess sowie als Besonderheit zwei Cores auf dem Die.

Die im Multiprozessor-Betrieb arbeitenden Prozessorkerne verfügen über je acht Ausführungseinheiten (Execution Units) und sind spekulativ superskalar organisiert. Beide Cores besitzen einen 32 KByte L1-Cache für Daten sowie einem 64 KByte L1-Cache für Befehle. Der triple-ported Datencache kann dabei zwei Load- und einen Store-Vorgang pro Taktzyklus verarbeiten.

Architekur des Power4 von IBM. Quelle: Konferenzunterlagen

Die beiden Cores des Power4 greifen auf drei unabhängige L2-Caches mit je 0,5 MByte Größe zurück. Jeder L2-Cache ist dabei 8fach assoziativ aufgebaut. Der Datenpfad zum L1-Cache erlaubt Bandbreiten von 100 GByte/s. Der Datenaustausch zwischen beiden 64-Bit-Cores soll dabei mit 35 GByte/s von statten gehen. Dem L2-Cache hat IBM noch einen externen L3-Cache mit 32 MByte angeflanscht. Der Memory-Controller für den 8fach assoziativen L3-Cache befindet sich auf dem Power4-Chip. Die Bandbreite des L3-Caches beziffert IBM mit 40 GByte/s.

IBM wartet beim Power4 mit einer weiteren Besonderheit auf: Ein Multi-Chip-Modul (MCM) fasst vier Power4-Chips zu einer Mulitprozessoreinheit mit insgesamt acht Cores zusammen. Die Verbindung übernimmt IBMs GX-Bus mit einer Bandbreite von mehr als 4 GByte/s. Das Spiel der Parallelisierung kann noch weiter gehen. Vier Module lassen sich zu einem System mit 32 Prozessorkernen zusammenfassen.

IBMs Power4 gewann im Januar 2000 bereits den Microprocessor Report Technology Award für die vielversprechendste Mikroprozessor-Architekur. Die Auszeichnung wird von den MicroDesign Resources vergeben, Herausgeber des Microprocessor Reports und Veranstalter des MPF.

IBM will in der ersten Hälfte des Jahres 2001 erste RS/6000-Systeme mit Power4 ausliefern. Lauffähiges Silizium hatte IBM bereits im Januar diesen Jahres in den Labors. Die anfänglichen Taktfrequenzen von 1 GHz will man schnell über 1,5 auf 2 GHz steigern.

Weitere Informationen zum Thema entnehmen Sie dem Report Schnellere Prozessoren mit SOI-Technologie und den Prozessorgrundlagen. (cvi)