MPF: HP stellt Mako-Prozessor vor

Hewlett-Packard präsentierte auf dem Microprocessor Forum 2001 den 64-Bit-Prozessor Mako. Der RISC-Prozessor vereint zwei Cores auf einem Die und taktet mit 1 GHz. Damit bietet der Mako echtes Dualprocessing in einer CPU.

Der Mako basiert auf dem Core von Hewlett-Packards PA-8700-RISC-Prozessor. Jeder der beiden PA-8700-Cores verteilt seine Befehle auf zehn Ausführungseinheiten. Diese setzen sich aus vier Integer-, vier Floating-Point- und zwei Load/Store-Units zusammen. Um die Units vorausschauend besser füttern zu können, verfügt der Mako über eine verbesserte Sprungvorhersage.

Das Mako-Die breitet sich auf einer Fläche von 23,6 x 15,5 Millimeter aus. Die Fertigung übernimmt IBM mit einem 0,13-Mikron-Kupfer-Prozess mit Silicon-on-Insulator-Technologie (SOI). Mit Hilfe der SOI-Technik lässt sich die Taktrate bei gleicher Architektur um 20 bis 30 Prozent steigern und die Verlustleistungsaufnahme senken.

SOI-Technologien nutzen eine vergrabene Oxid-Schicht für die vollständige dielektrische Isolation jedes einzelnen Bauelements in einer integrierten Schaltung. Dadurch sind niedrige Spannungen, geringe Ladungen und somit schnellere Transistor-Schaltzeiten möglich. Nähere Informationen zu SOI bietet dieser Artikel.

Mako-Architektur: Der Prozessor besteht aus zwei PA-8700-Cores mit je eigenem L1-Cache.

Der PA-8700-Prozessor ist für seinen großen L1-Cache von 2,25 MByte bekannt. Beim Mako hat HP den L1-Cache der implementierten Cores auf je 1,5 MByte reduziert. Beide Cores teilen ihren L1-Cache in je 0,75 MByte für Daten und Befehle. Den 32 MByte großen L2-Cache hat Hewlett-Packard beim Mako extern realisiert.

Beide Cores greifen über eine im Mako integrierte L2-Cache-Kontroll-Logik gemeinsam auf den Cache zu. Die Bandbreite des 4fach assoziativ organisierten L2-Cache beträgt 10 GByte/s. Durch die externe Lösung sind allerdings Latenzzeiten von 40 Taktzyklen hinzunehmen. Der L2-Cache setzt sich aus vier 72-MBit-DDR-SRAM-ICs zusammen, die gemeinsam mit dem Mako-Die auf einem Prozessor-Modul sitzen.

Mako-Modul: Auf der Platine sitzen der Prozessor-Core sowie die vier L2-Cache-ICs (je zwei auf Vorder- und Rückseite).

Das Mako-Modul verwendet einen 128 Bit breiten DDR-Systembus, der bei einem Takt von 200 MHz 6,4 GByte/s Bandbreite bietet. HPs Bussystem ist dabei kompatibel zu Intels Itanium-Prozessoren.

Die IA-64-Architektur von Intels Itanium hat HP gemeinsam mit Intel im Rahmen der seit 1994 bestehenden Partnerschaft erarbeitet. Auch an der Entwicklung von Intels künftigen 64-Bit-Prozessoren, dem McKinley, Deerfield und Madison, ist HP beteiligt. Auf lange Sicht wird HP deshalb die Weiterentwicklung seiner PA-RISC-Prozessoren einstellen. HP spricht bereits jetzt von einer langsamen Migration der RISC-Kunden hin zu Intels IA-64-Produkten. Der voraussichtlich letzte PA-RISC-Prozessor wird 2003 der PA-8900 sein. (cvi)