MPF: Boston Circuits präsentiert gCORE mit 16 per Netzwerk verbunden Cores

Boston Circuits stellt auf dem Fall Microprocessor Forum mit gCORE eine Multi-Core-Prozessor-Architektur vor, die ihre 16 Kerne intern mit einem Grid-Netzwerk verbindet. Das SoC-Design vereinfacht mit seiner Time Machine zudem das Thread-Handling.

Das Startup Boston Circuits mit Sitz in Burlington, Massachutes, entwickelte mit gCORE einen Multi-Core-Prozessor mit einem internen Netzwerk. Mit dieser „Grid on Chip“-Architektur vereint Boston Circuits 8 bis 16 32-Bit-RISC-Kerne auf einem Siliziumplättchen. Damit soll gCORE die zehnfache Performance entsprechender Single-Core-RISC-CPUs bieten.

Das interne Highspeed-Netzwerk soll eine Bandbreite von 500 GByte/s erlauben. Damit lässt sich die gCORE-Architektur in Zukunft auf über hundert Kerne skalieren, wie Hiro Kataoka, President und CEO von Boston Circuits, auf dem Prozessorforum mitteilt. Traditionelle Prozessorbusse sind laut Kataoka zu langsam für 16 oder mehr Cores. In der Switched Network Fabric des gCORE erreichen 94,8 Prozent des internen Datenverkehrs ihr Ziel nach einem CPU-Taktzyklus. Die Kommunikation zwischen den Kernen und den anderen Komponenten erfolgt in 128-Bit-Paketen. Der Inhalt kann dabei aus Daten oder Befehlen bestehen. Routing- und Kontroll-Bits werden separat verschickt.

Grid on Chip: Boston Circuits gCORE-Architektur verbindet seine 16 Prozessorkerne über ein internes Netzwerk. (Quelle: Boston Circuits)
Grid on Chip: Boston Circuits gCORE-Architektur verbindet seine 16 Prozessorkerne über ein internes Netzwerk. (Quelle: Boston Circuits)

Die 32-Bit-RISC-Kerne des gCORE basieren auf dem ARC 750D. Die mit 600 MHz Taktfrequenz arbeitenden Cores sind mit speziellen Instruktionen für die Beschleunigung von Multimediaapplikationen ausgestattet. Der gCORE soll beispielsweise das Dekodieren/Enkodieren von HD-Videos übernehmen. Werden dabei ein oder mehrere Kerne nicht benötigt, so kann gCORE diese zum Energiesparen abschalten. Neben den bis zu 16 Prozessorkernen verfügt die gCORE-Architektur über PCI-Express-, USB-2.0- und SATA-II-Schnittstellen sowie einen DDR2-Speicher-Controller.

Als Besonderheit in der gCORE-Architektur führt Boston Circuits das Time-Machine-Modul auf. Damit soll die Komplexität von Multithread-Software reduziert werden, indem die Hardware entsprechende Aufgaben übernimmt. Die On-Chip-Time-Machine erledigt das Scheduling, die Ressourcenverteilung sowie die dynamische Objektsynchronisation. Einzelne Threads verteilt Time Machine eigenständig auf die Kerne von gCORE. Boston Circuits stellt für Entwickler entsprechend Software-Tools mit Unterstützung der Time Machine zur Verfügung.

Ende 2007 soll es laut Boston Circiuts erste gCORE-Prozessoren mit 16 Kernen geben. In der nächsten Generation will der Hersteller 32 Kerne im Chip vereinen. Als Haupteinsatzgebiet für gCORE-Prozessoren sieht der Hersteller Multimediageräte der nächsten Generation vor. (cvi)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

Prozessoren

Preise und Händler