MPF: AMD-760MP Multiprozessor-Chipsatz

AMD stellt auf dem Microprocessor Forum 2000 den ersten Multiprozessor-Chipsatz für Athlon-Prozessoren vor. Damit sollen noch in diesem Jahr die ersten Dualprozessor-Mainboards möglich sein.

Der AMD-760MP unterstützt symmetrisches Multi Processing (SMP) mit zwei Athlon-Prozessoren. Der FSB zu den CPUs wird mit je 266 MHz per DDR-Verfahren getaktet. Damit ist pro Prozessor eine Busbandbreite von 2,1 GByte/s möglich. Der Chipsatz mit seiner Point-to-Point FSB-Topologie ermöglicht dabei 64 Byte große Burst-Datentransfer. Der AMD-760MP soll bis Ende 2000 auf den Markt kommen.

AMD-760MP-Plattform: Multiprozessor-Chipsatz nach Art von AMD.

Die Northbridge AMD-762 des AMD-760MP-Chipsatzes unterstützt bis zu 4 GByte PC2100-DDR-SDRAM und damit eine Speicherbandbreite von maximal 2,1 GByte/s. Die Speicherriegel können aus bis zu vier Registered DIMMs bestehen. Bei den Modulgrößen sind 64, 128, 256 und 512 MByte möglich. CAS-Latencys von 2, 2,5 und 3 kann der AMD-762 verarbeiten. Für den Servereinsatz unumgänglich ist auch der ECC-Support. AGP 4X, ATA /100 sowie 32- und 64-Bit PCI-Busse mit 33 oder 66 MHz stehen ebenfalls auf der Featureliste des AMD 760MP.

MOESI-Cache-Protokoll: Zwei Prozessoren nutzen gegenseitig ihren schnellen Cache.

Als Multiprozessor-Chipsatz unterstützt der AMD 760MP das MOESI-Cache-Protokoll der Athlon-Prozessoren. Damit ist nicht nur gewährleistet, dass beide Prozessoren immer die aktuellen Daten lesen und/oder im Cache halten. Der Chipsatz sorgt durch sein Cache-Handling auch für weniger Speicherzugriffe und damit höhere Systemperformance. Das Prinzip ist vereinfacht folgendes: Prozessor 0 führt einen Schreibzugriff auf den Speicher aus (über den Chipsatz). Bei diesem Vorgang wird eine komplette Cache-Lines aus dem Speicher eingelesen. Erfolgt jetzt ein Lesebefehl von Prozessor 1 auf den Speicherbereich, den Prozessor 0 schon im Cache und noch nicht verändert hat, dann leitet der 760MP die Anfrage direkt an den schnellen Cache von Prozessor 0 weiter. Ein langsamer Zugriff auf den Hauptspeicher bleibt aus. Damit steigt nicht nur die Performance, sondern auch der Speicherbus wird entlastet.

In unseren Grundlagenartikeln zu DDR-SDRAM und Prozessoren finden Sie Hintergrundwissen zum Thema. (cvi)