Itanium bekommt 9 MByte Cache und Dual-Core

Intel hat seine Zukunftspläne für den Itanium bekannt gegeben. In den nächsten zwei Jahren sollen der L3-Cache stufenweise auf 9 MByte und die Taktfrequenz auf über 1,5 GHz steigen. 2005 sollen mit dem Monecito dann zwei unabhängige Cores die Arbeit im Itanium verrichten.

Noch diesen Sommer will Intel den Itanium 2 (Madison) mit 1,5 GHz Taktrate und 6 MByte L3-Cache offiziell ausliefern. Gegenüber dem aktuellen Itanium 2 (KcKinley) mit 1 GHz und 3 MByte L3-Cache soll die Leistung des Madison um 30 bis 50 Prozent steigen. Möglich werden der große Cache und die höhere Frequenz, da der neue Core im 0.13-Mikrometer-Prozess gefertigt wird. Immerhin 410 Millionen Transistoren finden auf 370 mm² Die Platz.

Dicker Brummer: Der Itanium ist Intels CPU für die großen Back End Server.

2004 spendiert Intel dem Itanium 2 dann Frequenzen über 1,5 GHz und 9 MByte L3-Cache. Dadurch durchbricht Intel dann erstmals die magische Halbe-Milliarde-Transistorengrenze. Doch damit nicht genug. Für 2005 kündigt Intel schon heute die nächste Erweiterung an. Dann soll der neue Core Montecito im 0.09-Mikrometer-Prozess in den Itanium 2 einziehen. Als Highlight enthält dieser zwei unabhängige Cores in einer CPU. Die für den Montecito geplanten Cores dürften sich den L3-Cache teilen und ansonsten völlig unabhängig voneinander arbeiten. Zusätzliches virtuelles Multiprocessing a la Hyper-Threading ist mit dem Montecito aber noch nicht vorgesehen.

Quad Impact: Intels Enterprise-Prozessoren werden im Jahr 2007 vier Cores auf einem Die beherbergen, die alle auf einen großen Cache zugreifen.

Neben den offiziellen Ankündigungen reichen Intels Pläne mit dem Itanium jedoch noch weiter. "Im Jahr 2007 werden wir Prozessoren mit 1000 Millionen Transistoren haben", verkündete Intel-Fellow John Crawford schon während seiner Keynote zum Microprocessor 2002 Forum. Der 1000-Millionen-Transistor-Prozessor wird sich aus vier Itanium-2-Cores zusammensetzen und mit 6 GHz Taktfrequenz arbeiten. Jeder Core beherrscht zusätzlich Intels Hyper-Threading-Technologie. Die Fertigung des Quad-Core soll laut Crawford in einer 65-nm-Technologie erfolgen. Jeder aus jeweils 120 Millionen Transistoren aufgebaute Core greift dann auf einen gemeinsamen L3-Cache mit 12 bis 16 MByte Größe zu.

Erfreulich ist, dass Intel mindestens bis zum Montecito den Sockel PAC611 und das Busprotokoll des Itanium 2 nicht verändert. Diese ungewöhnliche Konstanz und die Offenlegung der Zukunftspläne bis 2005 kommt jedoch nicht von ungefähr. Im Umfeld des Itaniums werden oft langfristige lösungsbasierte Verträge geschlossen: Der Serverhersteller garantiert dem Kunden eine Leistungssteigerung über einige Jahre hinweg zu einem festen Preis. Kann Erstere durch ein simples Update der CPU erfolgen, können die Systeme günstiger angeboten werden und haben somit bessere Marktchancen. (ala)