Intel: Neuer Bus für Xeons, Itanium abgespeckt und noch weiter verzögert

Intel hat seine Roadmap für die Xeon- und Itanium-Prozessoren überarbeitet. Während es beim Itanium zu erneuten Verzögerungen und zur Streichung von Features kommt, hat Intel die Entwicklung des Quadcore-Xeon „Whitefield“ komplett gestoppt. Stattdessen kommen neue Xeon-CPUs mit einem vollkommen neuen Systembus.

Noch auf dem Intel Devolper Forum im August hatte der Halbleiterhersteller die „Next Generation POWER-Optimized Microarchitecture“ vorgestellt. In der zweiten Jahreshälfte 2006 gibt es die entsprechenden ersten Prozessoren mit Dual-Core-Technologie: Conroe für Desktop-PCs, Merom für Notebooks und den Xeon "Woodcrest" für Server/Workstations. Die erste stromsparende Server-CPU mit vier Kernen sollte 2007 der Xeon MP „Whitefield“ werden. Doch dieser wird nun nicht mehr erscheinen.

Zwar hält sich Intel bei der Begründung des Entwicklungsstopps zurück. Doch scheinbar entwickelt sich der Systembus des Xeon zum Damoklesschwert für die Multicore-CPUs. Während AMDs Opteron über integrierte Memorycontroller direkt auf den Speicher zugreift und andere Systemkomponenten parallel über drei Hypertransport-Interfaces erreicht, muss sich Intels Xeon mit einem einzigen Systembus für alle Datenbewegungen begnügen. Dies ist zwar für einen einzelnen Core durchaus ausreichend. Doch bereits bei zwei Cores pro CPU kann dies zur Schwachstelle avancieren, da dann beide ihren Datentransport über einen gemeinsamen Bus abwickeln.

Whitefield mit seinen vier Cores hätte zwar einen neuen seriellen Bus erhalten sollen, der kompatibel zur übernächsten Itanium-Generation Tukwila sein sollte. Als Bezeichnung für diesen Bus wurde CSI für "Common Serial Interface" genannt. Doch scheinbar waren die Durchsatzprobleme mit den vier unabhängigen Cores auch mit dem CSI nicht mehr lösbar.