Intel Developer Forum startet mit Quad-Cores
Neue Xeon MPs und frische Centrino-Plattform
Für Server mit vier Sockeln Intel gibt es von Intel aktuell die Xeon-7100-Serie „Tulsa“ mit bis zu 16 MByte L3-Cache. Allerdings basiert Tulsa noch auf der NetBurst-Architektur. Im Jahr 2007 soll mit dem Tigerton der erste Xeon MP mit Core-Architektur debütieren. Tigerton ist der Ersatz für den gestrichenen Quad-Core-Xeon-MP mit Code-Namen „Whitefield“. Die Entwicklung von Whitefield wurde gestoppt, weil der geplante serielle CSI-Bus den Datenverkehr der vier Kerne wohl nicht mehr bewältigen werde. Der Xeon MP „Tigerton“ soll einen “Dedicated High Speed Interconnect” getauften Bus erhalten.
Dieser Interconnect wird eine Punkt-zu-Punkt-Verbindung sein. Jeder Core ist damit direkt an die Northbridge angebunden. Als Taktfrequenz des seriellen Busses ist 1,33 GHz vorgesehen. Das Konzept und der Bus erinnern damit stark an AMDs Opteron und an Hypertransport.
In Notebooks sind Quad-Core-Prozessoren vorerst noch kein Thema. Neuigkeiten will Intel aber über seine nächste Centrino-Plattform „Santa Rosa“ verkünden. In der ersten Jahreshälfte 2007 soll Santa Rosa die aktuelle Napa-Plattform der Core-Duo- und Core-2-Duo-Prozessoren ablösen. Ein Bestandteil von Santa Rosa ist die Robson-Technologie. Diese ermöglicht einen erheblich schnelleren Start von Betriebssystem und Anwendungen auf Notebooks bei gleichzeitig geringerer Belastung des Akkus. Die schnelleren Bootzeiten sowie die geringere Akkubelastung erreicht Intel durch die Verwendung von nonvolatilem Cache-Speicher in Form von NAND-Flash.
tecCHANNEL wird in den nächsten Tagen live von den wichtigsten Ereignissen des Intel Developer Forum in San Francisco berichten. (cvi)
|
Produkte |
Info-Link |
|---|---|
|
Prozessoren |