Intel: Chip-Packaging für 20-GHz-CPUs

Für künftige CPU-Generationen hat Intel eine neue Methode entwickelt, das Die mit den Anschlussbeinchen zu verbinden. Demnächst sitzt der Halbleiter nicht mehr auf einem Trägermaterial, sondern darin.

Bisher wird das Die über winzige Lötpunkte, so genannte "Bumps" verbunden. Diese Bumps will Intel nun abschaffen.

Dafür gibt es mehrere Gründe. Zum einen ist jeder Materialwechsel in einer hochfrequenten Leiterkette kritisch. Sie erzeugen meist Impedanzänderungen, die störende Abstrahlungen und Reflektionen erzeugen. Zum anderen müssen die Leitungen zwischen Die und Mainboard kürzer werden, um höhere Frequenzen erreichen zu können. Und 20 GHz will Intel, wie berichtet, bis 2007 geschafft haben.

Intels Ansatz dafür heißt "Bumpless Build-Up Layer" oder kurz BBUL. Dabei befindet sich das Die nicht mehr auf dem Substrat, das Trägermaterial umschließt den Halbleiter vollständig. Der Kontakt wird über Kupferbahnen im Substrat hergestellt - die Löt-Bumps fallen damit weg.

Neben dem reinen Packaging von CPUs denkt Intel auch daran, mit BBUL mehrere Halbleiter in einem Substrat-Stück zu platzieren. Das kann zum einen für Multi-Chip-Designs dienen (Power4 lässt grüßen), aber auch für komplette "Systems-on-a-Package" eingesetzt werden. Denkbar wäre neben CPU, Chipsatz und Speicher zum Beispiel auch eine Grafikkarte, bei der ein sehr schneller Speicher mit dem 3D-Chip verbunden wird.

Details zum Start der ersten 20-GHz-CPU und zur Technologie können Sie diesem Beitrag entnehmen. (nie)