Intel Centrino im Detail

Details zum Core

Intel geht bei der Fertigung des Dothan von 130 auf 90 nm Strukturbreite über. Dabei setzt der Hersteller Strained Silicon ein. Eine vergrabene Silizium-Germanium-Schicht streckt das Kristallgitter der darüber liegenden aktiven Siliziumschicht. Durch die unnatürliche Gitterkonstante steigt die Beweglichkeit der Ladungsträger, sodass der Transistor schneller schaltet.

Die Transistoranzahl des Dothan stieg von 77 auf 140 Millionen gegenüber dem Banias. Durch die kleineren Strukturen benötigt das Die mit 83,6 mm² trotzdem nur eine geringfügig größere Fläche. Der Pentium-M "Banias" breitet seine Transistoren auf 82,8 mm² aus. Die hohe Transistoranzahl kommt beim Dothan durch seine L2-Cache-Verdopplung auf 2 MByte zustande. Die Organisation des L2-Cache ist dabei vier- statt achtfach assoziativ ausgelegt wie beim Banias. In der ersten Cache-Stufe stehen dem Dothan weiterhin jeweils 32 KByte für Daten und Befehle zur Verfügung. Die einzelnen Cache-Speicherzellen bestehen aus nur vier Transistoren.

Intel hat die Pentium-M-Mikroarchitektur mit dem SSE2-Befehlssatz des Pentium 4 ausgestattet. Von der SSE3-Erweiterung des Pentium 4 "Prescott" sieht Intel beim Dothan noch ab. Eine weitere Gemeinsamkeit mit - älteren - Pentium-4-CPUs ist der mit 400 MHz getaktete Prozessorbus (quad pumped). Damit erlaubt der FSB des Pentium-M eine Bandbreite von 2,98 GByte/s.

Cache-Architekturen im Vergleich

Cache

Pentium-M "Banias"

Pentium-M "Dothan"

Pentium III

Pentium 4

Efficeon

L1 Befehle

32 KByte

32 KByte

16 KByte

12K-µOps

128 KByte

L1 Daten

32 KByte WB

32 KByte WB

16 KByte WB

8 KByte WT

64 KByte

L2 Größe

1024 KByte

2048 KByte

512 KByte

512 KByte

512/1024 KByte

L2 Organisation

8fach assoziativ

4fach assoziativ

4/8fach assoziativ

8fach assoziativ

4fach assoziativ

L2 Cache-Line

64 Byte

64 Byte

32 Byte

64 Byte

128 Byte