Nativer Quad-Core mit Shared L3-Cache
Intel bestätigt: Nehalem mit 3 integrierten DDR3-Channels
In der zweiten Jahreshälfte 2008 stellt Intel die komplett neue Mikroarchitektur Nehalem vor. Die 45-nm-Prozessoren arbeiten mit einem integrierten Speicher-Controller und erhalten die neue QuickPath-Technologie.
In einer Präsentation von Paul Otellini, President und CEO von Intel, findet sich erstmals ein offizieller Hinweis auf die Ausführung des Speicher-Controllers von Nehalem. Demnach arbeitet der neue native Quad-Core-Prozessor mit drei integrierten DDR3-Speicher-Channels. Entsprechende Hinweise konnten wir bereits der TecChannel vorliegenden inoffiziellen Roadmap entnehmen.
Die Cache-Struktur ändert Intel beim Nehalem ebenfalls. So steht den vier Kernen ein Shared L3-Cache zur Verfügung – aufgeteilt in zwei Blöcke. Bei einer Transistoranzahl von 731 Millionen dürfte die Gesamt-Cache-Größe von Nehalem bei zirka 8 MByte liegen.
Details zur Nehalem-Architektur mit dem Desktop-Prozessor Bloomfield finden Sie in unserem Artikel CPU-Roadmap 2008 von AMD und Intel. (cvi)