Infineon fertigt DRAMs in 0,11 µm-Technologie

Durch die kleinere Strukturbreite sinken die Produktionskosten pro Chip laut Infineon um 30 Prozent. Gegenüber dem bisher verwendeten 0,14-µm-DRAM-Prozess lassen sich über 50 Prozent mehr Chips auf einem Wafer produzieren. Andreas von Zitzewitz, Chief Operation Officer von Infineon, nannte die 256-Mbit-DRAMs auf Basis des neuen Prozesses die weltweit kleinsten Speicherchips mit dieser Kapazität. Zitzewitz führte dies zudem auf die von Infineon verwendete Trench-Technik zurück, die eine im Vergleich zur Technologie der Wettbewerber um etwa zehn Prozent kleinere Chipfläche ermögliche.

Infineon hat den neuen Prozess auf der 200-mm-Wafer-Fertigungslinie in Dresden entwickelt und startet dort auch die Volumenproduktion. Parallel will man den Prozess in der Fab in Richmond (Virginia) und beim Joint-Venture mit Nanya einführen. Auch DRAM-Foundry-Partner sollen davon profitieren.

Die ersten fertigen Produkte sind 256-Mbit-DDR-Speicher für PCs und Server. Der optimierte Prozess ermögliche aber auch die Fertigung von schnellen Speichern wie DDR2 oder Grafikspeicher. Kapazitäten von bis zu 1 Gbit pro Chip seien möglich.

Weitere Informationen zum Thema finden Sie im Artikel Roadmap: Speichertechnologien im Überblick. (uba)