Infineon bäckt 3D-Chip-Sandwich

Infineon hat mit der SOLID-Technologie (Solid Liquid Interdiffusion) eigenen Angaben zufolge ein neues, kostensparendes Verfahren für die 3D-Chip-Integration entwickelt. Das so genannte Diffusionslöten soll Chip-Stapeltechniken wie Klebe- und Wire-Bond-Verfahren ersetzen.

Die Technik komme mit sehr kleinen Kontaktflächen aus und stelle einen Durchbruch auf dem Weg zu System-in-Package-Lösungen dar, teilte Infineon mit. Damit lasse sich der ständig steigende Verbindungsaufwand bei komplexen Chips verringern. Zur Demonstration hat Infineon einen Chipkarten-Controller hergestellt.

Die Verbindung von hochintegrierten Chips erweise sich als immer größere Herausforderung. Komplexe ICs seien in Gehäusen mit über tausend Pins untergebracht und müssten auf Multilayer-Boards mit hohem Layout-Aufwand miteinander verbunden werden. Abhilfe soll die dreidimensionale Halbleitertechnologie mit unmittelbarer vertikaler Chip-to-Chip-Verbindung bieten.

"War die letzte Dekade der Halbleiter-Entwicklung durch die Integration von kompletten Systemfunktionen auf einem Chip gekennzeichnet, stehen wir jetzt vor einem weiteren bedeutenden Integrationsschritt, vom System-on-Chip (SoC) hin zum System-in-Package (SiP)," sagte Sönke Mehrgardt, Technologie-Vorstand von Infineon. "Mit der von uns entwickelten Technologie können wir die Verbindungsproblematik für schnelle und sichere Chip-to-Chip-Kommunikation in komplexen elektronischen Systemen lösen."

Die Bezeichnung SOLID sei von dem angewandten Lötverfahren, dem Diffusionslöten (solid-liquid interdiffusion), abgeleitet, das zwei Chips an ihrer Oberseiten verbinde. Separate Chips (etwa Controller) bringt Infineon dabei auf einen Wafer mit anderen Chips (Speicher) auf. Die einzelnen Chips drehe man dabei um (Flip-Chip), so dass eine Face-to-Face-Anordnung entstehe. Nach einer dünnen Kupferschicht für die Metallisierung wird eine dünne Schicht (3 µm) Lötzinn zwischen den Chips aufgetragen. Auf der Kupferschicht lassen sich laut Infineon auch Jumper und passive Komponenten wie Spulen, Streifen- oder Verzögerungsleitungen integrieren.

Bei 270 bis 300° C und unter 3 bar Druck löte man die beiden Chips dann zusammen. Obwohl die Prozesstemperatur mit weniger als 300° C relativ niedrig sei, entstehe eine stabile intermetallische Phase, die auch hohen Temperaturen (über 600° C) widerstehe, so Infineon.

Das "Chip-Sandwich" lässt sich laut Infineon in gängigen Chip-Gehäusen unterbringen. Vorerst stapelt der Hersteller mit dem SOLID-Verfahren zwei Chips beziehungsweise Wafer übereinander. Es seien aber auch mehrere Ebenen möglich, hieß es.

Zusätzliche Informationen zum Thema bieten die Reports Schnellere Prozessoren mit SOI-Technologie und Kupfer in der Halbleiterfertigung. (uba)