IDF: Quad-Core-CPU Tigerton kommt im dritten Quartal 2007

Für Server mit vier Sockeln gibt es von Intel aktuell die Xeon-7100-Serie „Tulsa“ mit bis zu 16 MByte L3-Cache. Die Tulsa-Prozessoren basieren noch auf der NetBurst-Architektur. Im dritten Quartal 2007 soll mit dem Tigerton der erste Xeon MP mit Core-Architektur debütieren, wie Intel auf dem IDF bekannt gibt. Tigerton ist der Ersatz für den gestrichenen Quad-Core-Xeon-MP mit Code-Namen Whitefield.

Tigerton arbeitet ebenfalls mit einer Quad-Core-Technologie. Vermutlich entspricht der Tigerton dem Xeon 5300 „Clovertown“ ergänzt um einen L3-Cache. Offizielle Angaben von Intel fehlen noch. Der Xeon MP „Tigerton“ soll einen “Dedicated High Speed Interconnect” getauften Bus erhalten. Dieser Interconnect wird eine serielle Punkt-zu-Punkt-Verbindung sein.

Zusammen mit dem ebenfalls neuen Clarksboro-Chipsatz der Caneland-Plattform kommunizieren die Tigerton-CPUs über vier FSB-Ports. Damit ergibt sich bei vier Tigertons eine gesamte Busbandbreite von 34 GByte/s. Die aktuelle Truland-Platform der Xeon-7100-Prozessoren mit dem E8501-Chipsatz ermöglicht 12,8 GByte/s. Der E8501 arbeitet mit zwei unabhängigen FSBs.

Während Intel bei der Truland-Plattform der Xeon-7100-Prozessoren noch auf DDR2-400-Speicher setzt, verwendet Caneland vier FB-DIMM-Channels. Laut Intel sei damit eine Speicherbandbreite von 32 GByte/s möglich – in Verbindung mit 667-MHz-FB-DIMMs. Der Clarksboro-Chipsatz der Caneland-Plattform kann bis zu 256 GByte Arbeitsspeicher adressieren. Damit verdoppelt sich der Adressbereich gegenüber aktuellen Truland-Lösung.

Neu beim Clarksboro-Chipsatz ist ein 64 MByte großer Snoop Filter Cache. Dieser Puffer im Chipsatz soll Traffic auf dem Bus filtern und somit die FSB-Auslastung reduzieren. Welche Daten der Snoop Filter Cache aus dem Datenstrom fischt, teilte Intel noch nicht mit. (cvi)