IDF: Neuer Xeon 7300 „Tigerton“ mit Core-Architektur
Neue Plattform für die Tigertons
Zusammen mit dem ebenfalls neuen Clarksboro-Chipsatz der Caneland-Plattform kommunizieren die Tigerton-CPUs über vier FSB-Ports. Die Prozessorbusse arbeiten mit einer Taktfrequenz von 1066 MHz. Damit erlaubt die Caneland-Plattform eine gesamte Busbandbreite von 34 GByte/s. Die aktuelle Truland-Platform der Xeon-7100-Prozessoren mit dem E8501-Chipsatz ermöglicht 12,8 GByte/s. Der E8501 arbeitet mit zwei unabhängigen FSBs.
Neu beim Clarksboro-Chipsatz ist ein 64 MByte großer Snoop Filter Cache. Dieser Puffer im Chipsatz soll Traffic aus dem Bus filtern und somit die FSB-Auslastung reduzieren. Der Snoop-Filter speichert Tags und den Coherency-Status aller Cache-Lines die mit dem Hauptspeicher kohärent sind. Damit optimiert der Snoop Filter die Effizient und Auslastung der FSBs. Daten werden im Snoop Filter des Chipsatzes nicht gespeichert. Die Snoop-Filter-Größe wird auf die Cache-Größe der Quad-Core-CPUs optimiert.
Beim Speicher steuert Clarksboro vier FB-DIMM-Channels an. Pro Channel kann der Chipsatz acht DIMMs verwalten. Neu bei Clarksboro ist die I/O-Beschleunigung IOAT in der zweiten Generation.
Als Nachfolger des Tigerton soll Mitte 2008 der 45-nm-Xeon-MP „Dunnington“ auf den Markt kommen. Dunnington basiert auf der Penryn-Architektur und verwendet weiterhin den Clarksboro Chipsatz. (cvi)
|
Produkte |
Info-Link |
|---|---|
|
Prozessoren |