IDF: Neue Details zur Foxton- und Pellston-Technologie

Intel gibt auf dem Intel Developer Forum neue Details über die Foxton- und Pellston-Technologie bekannt. Beide kommen beim Dual-Core-Itanium Montecito zum Einsatz. Foxton regelt die Performance, Pellston erhöht die Cache-Zuverlässigkeit.

Bei Foxton wird die Performance mit Bezug auf die maximal erlaubte Thermal Design Power (TDP) ausgesteuert. Diese Technologie erweitert das Demand Based Switching (SpeedStep-Verfahren) der Xeon-Prozessoren mit Nocona-Core. Foxton erhöht die Performance (Taktfrequenz) des Prozessors dynamisch in Abhängigkeit von der aktuellen Leistungsaufnahme. Je nach anliegendem Workload liefert die CPU eine optimale Performance. Die maximal spezifizierte TDP wird dabei stets eingehalten.

Überwachung: Bei der Foxton-Technologie wachen verschiedene Sensoren stets über den Betriebszustand des Prozessors.

Foxton erkennt somit einen Spielraum in der aktuellen Leistungsaufnahme und kann die Performance um zehn Prozent erhöhen - gegenüber CPUs ohne Foxton. Für die Funktion sind im Prozessor Temperatur-, Leistungsaufnahme- und Spannungs-Sensoren integriert. Die Steuerung von Foxton übernimmt ein ebenfalls integrierter Mikrocontroller. Wird beispielsweise die zulässige TPD überschritten, so reduziert Foxton sofort die anliegende Spannung und somit die Taktfrequenz. Nutzt die CPU den erlaubten Energiebedarf nicht aus, so kann Foxton bei Bedarf die Spannung erhöhen, um die maximale Taktfrequenz zu ermöglichen. Sind dabei je nach Applikation nur bestimmte Execution Units in Aktion, dann "übertaktet" Foxton die CPU. Die TDP bleibt dabei eingehalten, weil nicht alle Units unter Last stehen.

Wechselspiel: Foxton regelt die Core-Spannung/Taktfrequenz stets in Abhängigkeit der Leistungsaufnahme.

Der Mitte 2005 auf den Markt kommende Dual-Core-Itanium Montecito erhält als erste CPU die Foxton-Technologie. Die Pellston-Technologie zur Erhöhung der Zuverlässigkeit des Cache debütiert ebenfalls im Montecito. Pellston erlaubt dem Prozessor, Defekte in Cache-Lines zu entdecken. Wird ein Defekt registriert, so werden diese Zeilen automatisch deaktiviert und im weiteren Betrieb nicht mehr verwendet. Zusätzlich fängt Pellston 2-Bit-ECC-Fehler im L3-Cache ab, die aus Single-Bit-Hardware-Fehler entstehen. Defekte im Cache führen mit der Pellston-Technologie nicht mehr zum Absturz - der Betrieb geht normal weiter. Ausführliche Informationen zu Intels Dual-Core-Prozessoren finden Sie in dem Artikel Dual-Core-Showtime von Intel & AMD. (cvi)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

Prozessoren

Preise und Händler