IDF: Intel E7500 Server-Chipsatz

Intel stellt auf dem Intel Developer Forum den E7500-Chipsatz für Dual-Xeon-Prozessoren vor. Mit dem E7500 betritt Intel wieder den IA32-Server-Markt und konkurriert zu den ServerWorks-Chipsätzen.

Der bislang unter dem Codenamen Plumas bekannte E7500 unterstützt die ebenfalls auf dem IDF vorgestellten neuen Xeon-Server-Prozessoren (Codename Prestonia). Der Prestonia basiert im Prinzip auf dem Northwood-Core des Pentium 4, unterstützt aber Dualprocessing sowie die Hyperthreading-Technologie.

Intels E7500 bietet Unterstützung für DDR 200-Speicher. Der Chipsatz verfügt erstmals über zwei Speicherkanäle, ähnlich dem Rambus-Chipsatz i860. Mit einer Bandbreite von 1,6 GByte/s pro Kanal ermöglicht der E7500 einen maximalen Speicherdurchsatz von 3,2 GByte/s. Jeder Speicher-Channel kann bis zu vier DIMMs verwalten. Damit will Intel bis zu 16 GByte Arbeitsspeicher adressieren können.

Die beiden Prozessoren müssen sich den Systembus zum Chipsatz hin teilen. Der FSB ist mit 400 MHz getaktet und harmoniert mit einem Durchsatz von 3,2 GByte/s mit der Speicherbandbreite. Support für AGP-Grafikkarten bietet der E7500-Chipsatz nicht. Allerdings spielt dies durch den Einsatz in Servern keine Rolle.

Für die Standard-Peripherie zeichnet der beim Mobile-Chipsatz i830MP erstmals verwendete ICH3 verantwortlich. Er bietet sechs USB-Ports, allerdings noch in der langsamen 1.1-Version. Weiter auf der Feature-Liste stehen zwei Ultra-ATA/100-Kanäle, ein integriertes LAN-Interface sowie Sound nach dem AC97-Standard. Den Anschluss zum MCH übernimmt Intels Hub Interface 1.0 mit 254 MByte/s Datendurchsatz.

Neu ist die Intel Hub Architecture 2.0 (HI 2.0) für die Verbindung von Peripherie-Bausteinen zum MCH. HI 2.0 basiert auf der Architektur der Version 1.0 und arbeitet mit ähnlichen Protokollen. Die maximale Bandbreite des Hub-Interface 2.0 hat sich mit 1 GByte/s vervierfacht. Während die Taktfrequenz des Busses mit 66 MHz gleich geblieben ist, wurde die Datenbreite von 8 auf 16 Bit verdoppelt. Außerdem überträgt der Bus jetzt nicht mehr vier Daten pro Takt (quad-pumped), sondern acht.

Über die Hub Architecture 2.0 kann der MCH bis zu drei P64H2-Bausteine ansprechen. Diese PCI/PCI-X-Bridge unterstützt zwei PCI-X-fähige Kanäle. Jeder Kanal kann aus bis zu vier 64 Bit breiten PCI-X-Steckplätzen mit 66 MHz Taktfrequenz bestehen. Wahlweise kann pro Kanal auch ein mit 133 MHz getakteter PCI-X-Steckplatz realisiert werden.

Für Prestonia-Prozessoren kann Intel neben dem E7500 aber auch noch den bekannten i860-Chipsatz als Plattform bieten. Der Chipsatz unterstützt ebenfalls die Hyperthreading-Technologie, laut Intel wird mit dem i860 aber rein auf Workstations fokussiert. Hyperthreading sieht Intel momentan nur für Server geeignet, weil in diesem Umfeld auf Multi-Threading hin programmiert wird. Der i860 basiert im Gegensatz zum E7500 auf RDRAM -Speicher.

Intel gibt für den E7500-Chipsatz einen 1000er-Stückpreis von 92 US-Dollar in der Minimalkonfiguration 132 US-Dollar für den Maximalausbau an. Der Chipsatz ist ab sofort verfügbar.

Mit ein Grund, warum Intel wieder in den IA32-Server-Chipsatz-Markt einsteigt, ist das Vorantreiben des PCI-Nachfolgers 3GIO. Die unter dem Codenamen Arapahoe bekannte Schnittstelle konkurriert mit PCI-X 2.0 und befindet sich noch in der Spezifikationsphase. PCI-X 2.0 wird von ServerWorks favorisiert, die 80 Prozent Marktanteil im Bereich der Server-Core-Logik innehaben.

Weitere Informationen zum Thema finden Sie im Channel CPU und RAM. (cvi)