IDF: 3,1-GHz-CPU-Prototyp mit 80 Floating-Point-Kernen
Speicher direkt mit Die verbunden
Um eine besonders hohe Speicherbandbreite zu ermöglichen, verwendet Intel die Stacked-Die-Technologie. Auf den 80-Core-Prozessor setzt Intel direkt ein 20 MByte großes SRAM-Die. Die Verbindung per Bonding erfolgt über tausende Interconnects. Damit erreicht Intel eigenen Angaben zufolge eine Bandbreite von über 1 TByte/s zwischen dem Speicher und den Cores.
Die für den Teraflop-Prozessor notwendige I/O-Bandbreite von einem TBit/s soll mit Silicon Photonics realisiert werden. Intel demonstrierte auf dem IDF den Betrieb eines vierfachen Hybrid-Silizium-Lasers. Mit der Silicon-Photonics-Technologie lässt sich laut Intel die 50-fache I/O-Bandbreite im Vergleich zu elektrischen Lösungen erreichen.
Mit dem Teraflop-Prototypen will Intel auch Interconnect-Strategien testen, wie am besten Terabytes von Daten zwischen den CPU-Kernen sowie vom und zum Speicher transferiert werden. Laut Intel soll der Teraflop-Prozessor bereits in fünf Jahren auf den Markt kommen können. (cvi)
|
Produkte |
Info-Link |
|---|---|
|
Prozessoren |