FPF: SPARC64 VI mit Vertical Multi-Threading

VMT: Vertical Multi-Threading

Fujitsu implementiert beim SPARC64 VI erstmals ein so genanntes „Vertical Multi-Threading“ VMT. Das Event-gesteuerte Threading arbeitet ähnlich wie in Intels Itanium 2 „Montecito“. VMT erlaubt die gleichzeitige Abarbeitung von zwei Threads.

Die Implementation von VMT benötigt laut Fujitsu zirka zwei Prozent mehr Die-Fläche pro Core. Dabei soll der Olympus mit VMT eine bis zu 20 Prozent höhere Performance erreichen. Mit VMT sinkt der L2-Cache-Miss deutlich, er wird effektiv „versteckt“. Eine Performance-Steigerung mit VMT wird natürlich nur bei multi-threaded programmierten Anwendungen erreicht. Die Thread-Anzahl sollte höher sein als die Core-Anzahl.

Den SPARC64 VI „Olympus“ stattet Fujitsu mit zusätzlichen RAS-Features aus. So beherrscht die CPU beispielsweise eine dynamische Cache-Größen-Reduzierung. Treten Defekte in den Cache-Lines auf, so deaktiviert Olympus diese Bereiche. Dieses Verfahren klingt ähnlich wie Intels Pellston-Technologie.

Die Fertigung des SPARC64 VI mit dem hauseigenen 90-nm-Kupfer-Prozess erfolgt mit 10 Layern. Der Prozessor wird aus 540 Millionen Transistoren aufgebaut sein. Diese breiten sich auf einem 20,38 x 20,67 mm großem Die aus. Für die Kommunikation kommt der SPARC64 VI mit "relativ genügsamen" 412 Signal-Pins aus. Fujitsu gibt für den SPARC64 VI eine Energieaufnahme von 120 Watt an. (cvi)

tecCHANNEL Preisvergleich & Shop

Produkte

Info-Link

Prozessoren

Preise und Händler