FPF: SPARC64 VI mit Vertical Multi-Threading

Fujitsu gibt auf dem Fall Processor Forum neue Details zum SPARC64 VI bekannt. Die CPU besitzt einen Dual-Core und beherrscht zusätzlich das so genannte Vertical Multi-Threading. Der SPARC64 VI soll 2006 mit 2,4 GHz Taktfrequenz debütieren.

Der Fujitsu SPARC64 VI mit Code-Namen „Olympus“ tritt 2006 die Nachfolge der aktuellen SPARC64-V-Prozessoren an, die mit Taktfrequenzen bis 2,16 GHz arbeiten. Ihren Einsatz finden die Single-Core-CPUs in den eigenen PRIMEPOWER-Servern der Serien 900, 1500 und 2500. Die Fertigung der SPARC64-V-Prozessoren erfolgt seit September 2004 im 90-nm-Prozess.

Den Olympus wird Fujitsu ebenfalls mit einer Strukturbreite von 90 nm fertigen. Laut Takumi Maruyama von Fujitsus Enterprise Server Development Division ist bereits ein Tape-out des SPARC64 VI erfolgt. Im welchen Quartal Fujitsu im Jahr 2006 mit der Serienfertigung beginnt, wurde noch nicht bekannt gegeben.

Großzügig: Beiden Cores steht beim SPARC64 VI ein gemeinsamer 6 MByte großer L2-Cache zur Verfügung. (Quelle: Fujitsu)
Großzügig: Beiden Cores steht beim SPARC64 VI ein gemeinsamer 6 MByte großer L2-Cache zur Verfügung. (Quelle: Fujitsu)

Der SPARC64 VI arbeitet im Gegensatz zum Vorgänger mit einer Dual-Core-Technologie. Die Architektur der beiden Cores basiert auf dem SPARC64 V.

Beide Cores greifen beim SPARC64 VI auf einen gemeinsamen On-Die-L2-Cache mit 6 MByte Fassungsvermögen zu. Der großzügig dimensionierte Cache besitzt eine 12fach assoziative Organisation. Dem SPARC64 V stehen maximal 4 MByte zur Verfügung. Den Datenpfad zum L2-Cache vergrößerte Fujitsu von 64 auf 256 Bit. Die L1-Caches bleiben mit je 128 KByte für Daten und Befehle unverändert. Zu den Architekturerweiterungen der SPARC64-VI-Cores zählen unter anderem eine verbesserte Sprungvorhersage, eine schnellere Fused-Multiply-Accumulate-Ausführung (FMA) sowie verdoppelte TLBs.