AMD und IBM präsentieren 65-nm-Prozess mit geringem Leistungsverbrauch

AMD und IBM haben auf dem International Electron Devices Meeting (5. bis 7. Dezember in Washington, D.C.) ihre Fortschritte bei der Entwicklung neuer 65-nm-Prozesstechnologien und -Materialien präsentiert.

So gaben beide Unternehmen bekannt, dass es gelungen sei, Embedded-Silizium-Germanium (e-SiGe) mit Dual Stress Liner (DSL) und Stress-Memorization-Technologie (SMT) auf SOI-Wafern (Silicon-On-Insulator) zu kombinieren. Damit sei gegenüber ähnlichen Chips, die ohne Stresstechnologie hergestellt werden, eine 40 Prozent schnellere Schaltgeschwindigkeit möglich. Sowohl der Stromverbrauch als auch die Verlustwärme blieben dabei im Rahmen.

Bei den neuen Prozesstechnologien kommen in den Verdrahtungsebenen Isolationsmaterialien mit niedriger Dielektrizitätskonstante (Lower-K) zum Einsatz. Dadurch sinkt die parasitäre Leitungskapazität, was kürzere Signallaufzeiten und geringere Schaltströme über die Interconnects ermöglicht. Somit steigt die mögliche Taktrate und der Leistungsverbrauch sinkt. Die neuen Technologien lassen sich zur Produktion von Chips mit 65-nm-Strukturen einsetzen und sind auf Grund ihrer Skalierbarkeit auch zur Fertigung kommender Prozessorgenerationen nutzbar.

„Unsere Zusammenarbeit bei der Entwicklung moderner Prozesstechnologien beweist erneut unsere Fähigkeit, die leistungsstärksten Prozessoren herzustellen, die extrem wenig Strom verbrauchen“, so Nick Kepler, AMDs Vice President of Logic Technology Development. „Mit diesen Errungenschaften erweitern wir die Liste unserer Erfolge und zeigen, wie sich mit gemeinsam genutztem Know-how und den Fähigkeiten beider Unternehmen Hindernisse beseitigen und wertvolle Innovationen für unsere Kunden realisieren lassen.“

„Wir sind überzeugt, dass unsere Entwicklungspartnerschaft mit AMD in East Fishkill, N.Y., der richtige Weg ist, um bei Hochleistungschips mit Strukturen, die fast im atomaren Bereich liegen, Probleme mit dem Leistungsverbrauch und der Wärmeentwicklung zu lösen“, so Gary Patton, Vice President, Technology Development, von IBMs Semiconductor Research and Development Center. „Die erfolgreiche Nutzung führender Technologien von IBM, AMD und unseren Partnern zur Entwicklung von 65-nm-Chips demonstriert die Stärke unseres gemeinsamen Innovationsmodells.“

Die Technologie wurde im Rahmen eines Entwicklungsabkommens zwischen AMD und IBM in AMDs Halbleiterwerk in Dresden sowie im IBM Semiconductor Research and Development Center in East Fishkill, N.Y., entwickelt. (ala)

tecCHANNEL Shop und Preisvergleich

Links zum Thema CPU

Angebot

Bookshop

Bücher zum Thema Hardware

eBooks (50 % Preisvorteil)

eBooks zum Thema Hardware

Preisvergleich

CPUs